• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1987006369A1
    申请号:PCT/JP1987/000226
    申请日:1987-04-10
    公开日:1987-10-22
    发明作者:Mikio Yonekura；Jiro Kinoshita
    申请人:Fanuc Ltd；
    IPC主号:G06F12-00
    专利说明:
    [0001] 明 ボー ドスロ ッ ト番号の劄当方法 技 術 分 野
    [0002] 本発明はボー ドス口 ·ン ト番号の割当方法に し、 特に、 シ ステム構成が変動するコ ンピュ ータ制御システムにぉぃて、 ソフ トゥェァを変更することな く使用できるょぅにしたボー ドスロ ッ ト番号の劄当方法に閭する。
    [0003] - . 背 景 技 術
    [0004] ー般にコ ンピュータ制御システムにぉぃては多数のボー ド が使用され、 且っ、 制御対象にょ 7てそ øシステム構成が変 動する場合が多ぃ。 システム構成にょってァ ドレスマ ップが 変動すると、 たとぇ下位のシステム構成でぁってもソフ トゥ ェァの互換性がな く なり、 ぁらたにソ フ ト ゥェァを作成した り、 ソフ トゥェァをコ ンバー ト しなければならなぃ。 しかし ソフ トゥェァの開発には相当の時間と費用を要し、 又、 ソフ トゥェァのコ ンバ一 ト も簡単ではなぃ。
    [0005] 従って、 システム構成が変ゎってもァ ドレスマ ッブは同ー にしてぉく必要がぁる。 このためには装置を組立てるときに ボー ドごとにァ ドレス設定をする作業が必要にな 'りゎずらゎ しぃ。
    [0006] そこでバックパネルのスロ ッ ト位置にょって自動的にァ ド レス設定がなされるょぅにボー ドスロ ッ ト番号をバックパネ ルコネクタょり与ぇるこ とが行ゎれる。
    [0007] すべてのシステム搆成でァ ドレスマップが同ーになるょぅ にするためのーっの解決方法としてはバックパネルを最大シ ステムと最小システムで同一にしてぉく ことでぁる。 各； 一 ドはそのァ ドレスに対応したスロ ン トに実装される。
    [0008] しかし、 最大システムと最小システムとの差が大きぃと、 同ーのバツクパネルを使^することは多大の無駄が発生する
    [0009] . 発 明 の 開 示
    [0010] 本発明では上記問題点を解決し、 人手にょるボー ドのァ ド レス設定作業が要らず， かっソフ トゥェァの変更をすること な く 、 下位システムにぉぃても最大システムのソフ ト ゥェァ がそのまま使用できるょぅにするためのボー ドスロ ッ ト番号 の割当方法を提供することにぁる。
    [0011] 本発明では上記の問題点を解決するために、
    [0012] 複数のボー ドから搆成される制御システムでぁって、 該構 成ボー ドが変動する システムにぉけるボー ドのスロ ッ ト番号 割当方法にぉぃて、 最大システムにぉけるスロ ッ ト番号を定 めてソフ トゥェァを作成し、 特定のシステムにぉぃて各スロ ッ トにぁるボー ドのモジュール識別記号を読出し、 該読出し たモジュールを前記最大システムにぉけるスロ ッ ト番号の番 号に変換し、 前記最大システムにぉけるソフ トゥヱァを変更 することなく実行させるょぅにしたことを特徴とするボー ド スロ ッ ト番号の割当方法が提供される。
    [0013] 上記方法にょれば、 各ボー ドが自動的にそのモジュールを l さ て 、 s大シス テムのス コ ノ ト 番号に^換さ . る oて モ ジ ールの数及び種類が異なる システムて も最大ンステム のソフ ト ゥニァがそのまま使用できる。
    [0014] 5 II 面 の 簡 単 な 説 明
    [0015] 第 ί 11は本発明の突施例レっバ クバネルのスロ y §号と ボ - ；、 ·'の 係を示す ϋでぁり 、
    [0016] 第 2 31 下位システムにぉけるボー ドのブロ ッ ク構成を示 す図でぁ 'り 、
    [0017] 0 第 3図はス α ッ ト §号制御ュニッ ト 4 0 の詳 ¾なブ 'コ y ク 镥成を示す図でぁり、
    [0018] 第 4図はスコ ッ ト番号 ーダのタィ ム ニ ャ - ト図でぁ 'り、 第 5図は本 %施例のァ ドレスマ ンプを示す図でぁる。
    [0019] 0 発明を実施するための最良の形態
    [0020] 以下本発明のー実施例を図面に基づぃ 説明する。 第 1図はー実施洌のバ ッ クパネルのス ロ ッ ト番号とボ ー ド の蘭係を示す図でぁる。 図にぉぃて、 1 0 は最大システムの 0 ス コ ッ ト番号とボー ドの配置を表す。 1 1 は物理的なス□ ·ン ト番号 （以下フ ィ ジカルス コ ッ ト番号とぃ ぅ ） でぁる。 1 3 〜 1 8 は各種の璣能を有するボー ドでぁり、 以下 'にこれを示 -す。 .
    [0021] 1 3 Β べィ シ ッ ク ボー ド
    [0022] 2S 1 C P U C P U ボー ド メ モ リ ボ一 ド ii 1ix 1 铀制御ボー ド
    [0023] ビジョ ンセ ンスボー ド
    [0024] ネ ノ ト ヮークボー ド
    [0025] 2 0 は特定の下位システムでぁり、 スロ ·>· ト数は 8 ϋでぁ る。 2 i はフ ィ ジカルスロ ッ ト番号でぁる。 i 3 〜 I 8各種 の機能を有するボ— ドでぁり、 最大システムと同ーでぁる。 2 2 はロジカルスロ ッ ト番号でぁる。 即ち、 下位システムの ロジカルスロ ッ ト番号はは最大システムにぉけるフ ィ ジカル スロ ッ ト番号及びロ ジカルスロ ッ ト番号とー致するょぅに変 換されるのでぁ -る。
    [0026] そして、 最大システムで作成されたソフ トゥェァは下位シ ステムのハ一 ドゥ ヱァの上でも最大システムのハ一 ドゥ ェァ と同ーのバ フ クパネル上のボー ドの配置を有するものとして 作動することができるのでぁる。 但し、 下位システムにぉぃ ては、 実装されてぃなぃボー ドにたぃして C P し'がァクセス しなぃょぅに予めソフ ト ゥェァを組んでぉく必要がぁる。 次に、 フ ィ ジカルス ロ ッ ト番号からロジカルスロ ッ ト番号 への変換にっぃて述べる。
    [0027] 第 2図は下位システムにぉけるボー ドのブ α ック搆成図を 示す。 図にぉぃて 1 3 〜 1 6 は第 1図と同じボー ドを示す。 べィ シックボー ド 1 3 内にはスロ ッ ト番号ロ一ダ 3 1がぁる スロ ッ ト番号ローダ 3 1 は、 電源投入時にフィ ジカルスロ ッ ト番号を各スロ ッ トのボー ドに与ぇる機能を有する。 又、 ボ ー ド 1 .4、 1 5、 1 6 にはスロ ッ ト審号制御ュニッ ト 4 0 が ぁる。 ス ソ ト番号制御ュニ ッ トは後述するモジュ—ル識別 番号をス ロ ッ ト番号 α—ダ 3 1 に送ったり、 ロジカルスロ ッ ト番号でァクセスされたァ ドレスを実際のァ ド レスに変渙す る機能を有する。 さ らに、 モジュール識別番号 3 3 、 3 4、 3 5が内蔵されてぃる。 モジュール識別番号は各ボー ドのハ ー ドゥヱァ上の機能を表す番号でぁる。 そして、 各ボー ドは バス ，ί 0を介して相互に接铙されてぃる。 又、 各ボー ドには データ ラ ィ ン * D 1 — 5 4 , * D 2 - 5 5 , * D 3 - 5 5…-. の各ビ ン トがフ ィ ジカ ルス σ ト番号に対応して接铙され てぃる。 即ち、 フ ィ ジカルス ロ ソ ト番号 1 にはデー タ ラ ィ ン * D 1 、 フ ィ ジ 'カルス ロ ッ ト番号 2 にはデ一 タ ラ ィ ン * D 2 とぃぅ対応閬孫で接続されてぃる。 この ί 号は電籙投入時に 各ボー ドのモジュ ール識別番号を読み出すために使用する。 次に、 ス ロ ッ ト番号制御ュニ ッ ト 4 0 の詳铂にっぃて說明 する。 第 3図にス ロ ッ ト番号制御ュニ ン ト 4 0 の詳紺なブコ 'ン'ク構成図をしめす。 図にぉぃて 4 1 はァ ド レスデコーダで ぁる。 ァ ド レスデコ ーダ 4 1 の下の ラ ィ ン A 0 〜 2 3 はァ ド レスバスの 0 ビ ッ トから 2 3 ビ ッ トが入カされてぃる こ とを 示す。 その上の出カは該当するァ ド レスが入カされたときに 論理 " 1 " になる信号を示す。 例ぇば 8 X X X X X Hはァ ド レス 2 4 ビッ トを 1 6進数でぁらゎし、 最上位桁が 8でそれ 以外の各桁はどんな数でもょぃことを示す。 最後の Hは 1 6 進数でぁることを示す。 同様に F 0 0 0 0 X Hは上位 5桁が 1 6進数 F 0 0 0 0 でぁり、 最下位の桁はどの数でもょぃこ と 示す。 4 2 はス c ッ ト 号を記憧する スロ ッ ト番号記 · レ ジスタでぁ 最初 フ ィ ジカルス α ッ ト番号が記 ¾され、 次に、 コジカルス π ッ ト番号が記镜される。 4 3及び 4 4 コ ンパ レータでぁり、 図 ©上と下から入る ί雲号デ—タがー致 する と右側にー致 ft号を岀す。 4 5 、 4 6 、 4 了 はァン ドゲ ー トでぁり、 4 3 はモジュ—ル識別番号をデータバスに出カ するためのバス ドラィ パでぁる。 5 1 はァ ドレスノ スでぁり . この実施例では 2 ί ビ トで構成してぁる。 5 2 データパ スでぁり、 本実施例では i 3 ビ ノ トでぁる。 5 3 はデータを 書き込み読み出すたカの !Π ΙΙ信号ラィ ンでぁり、 書き込み 号 読み出 Dがぁる， 次に、 本実施例の第 2図のス π ッ ト番号ローダ 3 1 Ο動作 にっぃてタィ ムチャー トをもとに逑べる； 第 4 ϋにス ソ ト 番号ロ—ダのタ ィ ムチ ャー トを示す。 図にぉぃて * C L Rは ク リ ァ信号でぁり、 電^投入時ー定期間全体 o ¾ ¾をィ ニシ ャルク リ ァする， ァ ド レスバス A 4 〜 2 3 はァ ド レスノ、、 'ス ø 4ビッ トから 2 3 ビソ .トまでの信号を示し、 タィ ミ ング T 0 〜 T 1 5 の簡その出カが F F F F F X Hになるょぅにァ ド レ スバスを制御し、 その結果、 図のょぅに信号 F F F F F X H はタィ ミ ング T 0からタィ ミ ング T 1 5 O B^ :: 1 " になる。 ァ ド レスバス A 0 〜 3 はァ ド レスバスの 0 ヒ' ッ トから 3 ビ っ トまでの信号を示し、 図のょぅにタィ ミ ング T 0 にぉぃては 0 }Z； タィ ミ ング T 1 では 1 に、 タィ ミ ング τ 2 では 2 にな るょぅに各ビッ トを '御する。 データバス D 0 〜 1 5 ：まタィ ミ ング τ 0 で ' ,ά最下位のビ ッ トが 0 に、 タ ィ ミ ング τ 1 では 最下位の次のビ ン トが 0 に、 タ ィ ミ ング Τ 2 では最下位から 2 番目のビッ トが 0 になるょぅ に制御される。 各ス ロ ッ トに は第 1 番目のスコ ッ ト にはデータ D 1 が、 第 2 番目のスロ ッ トにはデーク D 2 カく、 それぞれ接 されており、 各タ ィ ミ ン グ Τ 1 〜から Τ 1 5 までのぁぃだそれぞれ i 番から 1 5 番ま での ス コ ン ト にタ ィ ミ ング信号と して与ぇ られる。 勿論、 下 位システムて'： ίバッ クパネルは 1 5 ス ロ ン ト以下でぁるので タィ ミ ング Τ 1 5 迄は必要なぃ場合もぁる。 * W Rはデータ
    [0028] 10 を書き込むための制御信号でぁる。 次に、 パッ クノ、：ネルのスコ ッ ト 1 番に入ってぃるボ一 ドに っぃてフ ィ ジカルス ロ ソ トの書き込み、 っぃて述べる。
    [0029] 第 3 図にぉぃて、 タ ィ ミ ング Τ 1 でゲー ト .4 6 の入カ F F は ：' 0 " で されてぃる ト 4 6 の出 ァ ド レス A はァ ド レス 込まれる。 フ ィ ジカル こまれるの ッ ト番号へ ト番号レジ スタへのフ ィ ジカルスコ ッ ト番号の書き込みが终ゎる と制御 はべィ シ ックボー ド 1 3 から予め決められた C P じに移され る。 C P じは各ボー ドのモジュール識別番号を読み取って、 C P じボー ド内にぁる π —カルメ モ リ にフ ィ ジカルス ロ ッ ト 番号とモジュール識別番号 C テ一ブルを作る。 この時のモジ ュール識別番号は第 3 Hにぉぃて、 ゲー ト 4 7入カ信号 F 0 0 G 0 X Hが " 1 " となり 、 又、 コ ン 、 レータ 4 4がス π ッ ト番号レジスタ 4 2 の gカとァ ドレスバス A 0 〜 3 の信号を 比較してこれがー致したときに ：： 1 " となる信号を出カして、 且っリ ー ド信号 * R Dが κ 0 ， ' となり、 バス ドラィ ノ、 ' 4 8 を 介してデータバ-スに読み出される。
    [0030] 第 5図に本実施例のァ ドレスマ ップを示す。 図にぉぃてァ ドレス は 0 0 0 0 0 0 〜 F F F F F F番 ¾でぁり、 各ス ロ ッ ト用には 8 0 0 0 0 0 〜 '3 0 0 0 0 0番地が割り 当ててぃる。 フ ィ ジカルスロ ッ ト番号とモジュール識別番号のテーブルは F 0 0 0 0 0番地〜 F 0 0 0 0 F番地に作られてぃる。 又、 最大システムにぉける ロジカルス ロ ッ ト番号とモジュ ール議 別番号の対応テーブルは F 0 0 0 1 0 〜から F 0 0 0 1 F番 地に作られてぃる。
    [0031] 次に、 C Ρ ϋは下位システムのテーブルと最大システムの テーブルを比較して、 下位システムの同ーモジュールにっぃ ては最大システムのスロ ッ ト番号、 即ちロジカル'スロ ッ ト番 号を割り 当てるのでぁる c これは第 3図にぉぃて、 ゲ一 ト 4 6 の入カ信号 F F F F X Ηが " ！_ " となり、 信号 * W Rが " 0 となり、 信号 * ί D Sが κ 0 " となったときにロジカ ル ス コ ソ ト番号がス ン ト番号レジスタ ί 2 に記 IIされる Ο でぁる。 同様に各ボー ドのスコ ソ ト番号レジスタ 4 0 にロ ジ カルス ロ ッ ト番号が記憶される。
    [0032] 次に、 各ボー ドがァク セ スされたと きの勤诈にっぃて述べ る。 第 .5 図に示すょぅ に、 各ス ロ ッ ト は 8 0 0 0 0 0 番地〜 から 3 0 0 0 0 0 番地に割り 当て られてぃる。 従って、 ァ ド レス 8 0 0 0 0 0 番地が選択されたとき、 即ち、 第' 3図にぉ けるゲ.一 ト 4 5 の入カ信号 8 X X X X X Ηが " 1 " になり 、 さ らに、 ス ロ ッ ト番号レジスタ 4 2 に記憶されてぃる ロジカ ルス ロ ソ ト番号-とァ ド レスの A 1 6〜 1 9 がー致してコ ンパ レ一タ 4 3 の出カが ：： 1 " になった時に '-'ー ト 4 5 の岀カが !： 1 となり 、 モ ジ ュ ール選択信号が α " となり 、 ボ一 ド 内のュニ ッ トがァクセスされる こ とにな 。 即ち、 実際にァ ク セスされるのは固定したボー ドではな ·、 .大システムで 規定されたモ ジュ ー ルとー致するモジュ ルに .1 する ボー ドが選択ァク セスされる Οでぁる。 上記の説明では、 フ ィ ジカルス ロ ッ ト番号をロ ジカ ルス ロ ッ ト番号に変換するのに固定した C P Uで行ぅ ょ ぅ に itべた が、 複数の C P ϋがぁる場合はどの C Ρ じをホス ト C P Uに するかを決めてから行ぅ こ ともできる。
    [0033] 又、 従来の場合各ボー ドへの選択信号 * I D Sは 4 ビッ ト を用ぃてぃが、 本実施 ί列ではこれを 1 ビ ン ト で行ぅ ょぅ にし てぃる。 以上説明したょぅに、 本発明では各ボー ド Οモジュ— ^を 最大システムのソフ ト ゥェァのモジュールのスロ ッ ト番号で ァクセス出来るょぅに変漠してぃるので、 最大システムのソ フ トゥヱァを変更、 コ ンバー トすることな く使用することが 可能となり 、 システム镥成が変動す.る システムにぉける ソフ トゥェァの開発の浞進に有用でぁる。 ·
    [0034] 装置の組立にぉぃても同じ種類のボ— でぁってもァ ドレ ス¾定などのゎずらゎしぃ手作業を全く行ぅ ことな く 、 単に バツ クパネルに揷入するのみでょ！,、' s これは ¾守時にぉ f る ボー ド交換作業-を楽にする意唉でもメ リ ッ トがぁる。
    权利要求:
    Claims
    1 . 複数のボー ドから搆成される制御システ厶でぁって、 該構成ボー ドが変勛する システムにぉけるボー ドのス ロ ッ ト 番号割当方法にぉぃて、
    最大システムにぉけるス σ ッ ト番号を定めてソフ ト ゥェァ 青
    を作成し、 ·
    特定のシステムにぉぃて各スロ ッ トにぁるボ一 ドのモジュ の
    —ル識別記号を読出し、
    10 該読出したモジュールを前記最大システムにぉけるスロ ッ ト番号の番号に-変換し、
    前記最大システムにぉけるソフ ト ゥェァを変更するこ とな く実行させるょぅにしたことを特徴とするボー ドス ッ ト番 号の割当方法。
    2 . 複数の C P Uボー ドから、 ホス ト C P Uとなるポー ド を決定してから各ボ - ドのスロ ッ ト番号を変換するょぅにし たことを特徴とする特許請求の範囲第 1項記載のボー ドスロ ン ト番号の割当方法。
    3 . 前記スロ ッ ト番号を割り 当てるのに、 前記ボー ドのス π ッ ト番号制御ュニッ トにょってスロ ッ ト番号を変換するょ ぅにしたことを特徴とする特許請求の範囲第 1 項記載のボー ドスロ ッ ト番号の割当方法。
    类似技术:
    公开号 | 公开日 | 专利标题
    CA1061908A|1979-09-04|Method and system for the iterative and simultaneous comparison of data with a group of reference data items
    US4158235A|1979-06-12|Multi port time-shared associative buffer storage pool
    JP2571673B2|1997-01-16|多重化バスを有する情報処理システムでバック・ツー・バック・データ転送を提供する方法および装置
    US3402398A|1968-09-17|Plural content addressed memories with a common sensing circuit
    AU592149B2|1990-01-04|Dynamically partitionable parallel processors
    EP0187293B1|1992-03-04|A microprocessor device with variable memory capacity
    US4485437A|1984-11-27|Testing the presence of a peripheral device
    US4964038A|1990-10-16|Data processing system having automatic address allocation arrangements for addressing interface cards
    DE2829550C2|1989-07-20|
    US4873666A|1989-10-10|Message FIFO buffer controller
    US5271453A|1993-12-21|System and method for controlling air conditioner
    US4571676A|1986-02-18|Memory module selection and reconfiguration apparatus in a data processing system
    US4405952A|1983-09-20|Apparatus for detecting faulty sectors and for allocating replacement sectors in a magnetic disc memory
    US6408347B1|2002-06-18|Integrated multi-function adapters using standard interfaces through single a access point
    CA2420986C|2006-09-12|Non-volatile memory control method
    KR100209853B1|1999-07-15|플래시메모리카드
    US4412286A|1983-10-25|Tightly coupled multiple instruction multiple data computer system
    EP0228917A2|1987-07-15|Digital read/write memories
    EP0261463B1|1995-05-17|Display control apparatus
    US3984817A|1976-10-05|Data processing system having improved program allocation and search technique
    US5522059A|1996-05-28|Apparatus for multiport memory access control unit with plurality of bank busy state check mechanisms employing address decoding and coincidence detection schemes
    KR100224965B1|1999-10-15|다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
    EP0361176A3|1992-08-26|Method and apparatus for communicating data between multiple tasks in data processing systems
    CN86107763A|1987-06-17|具有相邻地址空间的存贮器系统
    JP2006507555A|2006-03-02|コントローラプログラミングによるハードウェアへのデータマスクマッピング
    同族专利:
    公开号 | 公开日
    EP0266428A1|1988-05-11|
    JPH0519183B2|1993-03-16|
    DE3788502T2|1994-04-07|
    DE3788502D1|1994-01-27|
    EP0266428B1|1993-12-15|
    EP0266428A4|1990-03-08|
    JPS62245461A|1987-10-26|
    US4992976A|1991-02-12|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1987-10-22| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1987-10-22| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1987-12-03| WWE| Wipo information: entry into national phase|Ref document number: 1987902717 Country of ref document: EP |
    1988-05-11| WWP| Wipo information: published in national office|Ref document number: 1987902717 Country of ref document: EP |
    1993-12-15| WWG| Wipo information: grant in national office|Ref document number: 1987902717 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP61089641A|JPH0519183B2|1986-04-18|1986-04-18||
    JP61/089641||1986-04-18||DE19873788502| DE3788502T2|1986-04-18|1987-04-10|Verfahren zur zuweisung einer leiterplattensteckplatznummer.|
    [返回顶部]